單周期路徑的建立時間和保持時間的檢查 · 芯動力——硬件加速設計方法

![](https://img.kancloud.cn/e6/5c/e65ccdcb7a67d0d0ad1031410881da37_1006x634.png) `T(launch)`和`T(capture)`的差值很小。 `T(cycle)`在設計電路的時候已經定義好了。 `T(ck2q)`D觸發器的時鐘端口到Q端的延時，和D觸發器的的建立時間 `T(setup)`是確定的，對于固定的工藝庫來說，唯一可變的是組合邏輯的延時 max說明的建立時間的檢查 min是保持時間的檢查 ![](https://img.kancloud.cn/06/55/06553d4bc15780b5bd9b7a83034f8661_1126x522.png) ![](https://img.kancloud.cn/3b/a1/3ba1ac4779655482e6224d323d41c6d6_1088x540.png) ![](https://img.kancloud.cn/1e/c9/1ec9a075107695587d3276ae8c82f578_1006x642.png) 從內核端口到觸發器的延遲叫時鐘網絡延時。時鐘從其原點傳播到正在分析的設計的時鐘定義點所需的時間為clock_lantency. ![](https://img.kancloud.cn/71/b4/71b422b4e4eb7ada275be30480e51b45_1082x640.png) ![](https://img.kancloud.cn/f7/1e/f71e558878ba34096788f7f461469797_805x534.png) **保持時間，他的發射時鐘邊沿和捕獲時鐘邊沿都是同一個邊沿** ![](https://img.kancloud.cn/75/68/7568e75afa3b65b549146787b37b3d59_371x495.png) ![](https://img.kancloud.cn/f9/9f/f99fd2efef1f42c918867e3c0f2c1de7_773x641.png) ![](https://img.kancloud.cn/60/b4/60b477c906bd5e0f7e146acb88d034d7_1001x426.png)