```
綜合就是用最小的面積滿足時序要求
```
DRC design rule check
cell的延時和負載和轉換時間有關系（capacity）
綜合階段不需要考慮保持時間，保持時間叫min delay
max delay 等價于setup time
