在芯片設計中，SoC（System on Chip）和NoC（Network on Chip）是兩個不同的架構，它們在內部通信方式、設計理念方面存在著很大的差異。 SoC以緊湊的結構和低功耗著稱，適用于小型和低功耗的應用，而NoC則采用分布式通信的方式，能夠為大規模的系統和高帶寬應用提供高效的通信方式。 隨著互聯網、物聯網等領域的不斷發展，NoC架構的芯片技術也將得到更廣泛的應用。 本文將探討SoC和NoC架構的差異以及各自的優勢與挑戰。
**共享總線：**共享總線(如[ARM](https://www.hqchip.com/app/1378)的AMBA總線和IBM的CoreConnect總線)是SoC中常用的通信機制。 它們支持使用標準[接口](https://m.hqchip.com/app/1787)并允許 IP 重用的模塊化設計方法，但隨著系統帶寬需求的擴大，共享總線結構成為性能瓶頸。
**分層總線：**分層總線涉及使用多個總線或總線段來減輕主總線上的負載。 這種層次結構允許同一總線段上的模塊之間進行本地通信，而不會導致總線其余部分擁塞。 這種方法的缺點是降低了靈活性和可擴展性，并且設計過程很復雜。 連接到總線上的內核越多，實現時間收斂和服務質量的難度就越大。
**總線矩陣：**full c[ros](https://m.elecfans.com/v/tag/1004/)sbar系統是片上總線通信的替代方案。 不過，隨著參與系統數量的增加，線路的復雜性可能會超過邏輯部分。 當進行系統升級時，接口設計會受到影響，所有連接模塊都會受到影響。 盡管受益于亞微米技術，計算和存儲使用更小的邏輯單元和內存，但通信的能量并沒有按比例減少。 相反，串擾效應、電遷移和互連延遲對時序收斂會產生負面影響。
2000 年代初期，一些技術人員提出使用預定義平臺來實現芯片中多個內核之間的通信，這種集成交換[網絡](https://m.elecfans.com/v/tag/1722/)能夠滿足未來系統的可重用性、可擴展帶寬和低功耗等關鍵需求，稱為**片上網絡（Network-on-Chip，簡稱NoC）**。
NoC是一種新型的芯片內通信結構，它采用類似計算機網絡的設計思想，將片上系統內部的各個[處理器](https://www.hqchip.com/app/1381)、存儲器、I/O等單元連接起來，形成一個可重構的、高效的、靈活的[通信網絡](https://www.elecfans.com/tongxin/)。
**NoC 與Soc**
SoC（System on Chip）是一種在單個芯片上集成多個不同功能的[電子](https://www.hqchip.com/ask/)系統的設計方法。 在SoC中，不同的組件（如處理器核心、內存[控制器](https://m.hqchip.com/app/1716)、圖形處理器等）被集成在同一個芯片上，以便于更高效、更緊湊的設計和制造。
根據應用的不同，SoC 設計通常包含存儲設備、[RAM](https://www.elecfans.com/tags/ram/)/[ROM](https://www.elecfans.com/tags/rom/)內存塊、中央處理器 ([CPU](https://www.elecfans.com/v/tag/132/))、輸入/輸出[端口](https://www.hqchip.com/app/1808)和外圍接口，例如[定時器](https://www.elecfans.com/tags/%E5%AE%9A%E6%97%B6%E5%99%A8/)、內部[集成電路](https://m.elecfans.com/v/tag/123/)、通用異步接收/發送器([UART](https://www.elecfans.com/tags/uart/))、圖形處理單元([GPU](https://www.elecfans.com/tags/gpu/))、控制器區域網絡([CAN](https://www.hqchip.com/app/2004))、串行外設接口(SPI)等。 此外，根據需要，還可以包括浮點單元或[模擬](https://www.elecfans.com/analog/)/[數字信號](https://www.hqchip.com/app/1381)處理系統。
**3NoC架構**
NoC 架構主要由三個模塊組成。
第一個也是最重要的，是物理連接節點并實現通信的鏈路。
第二個是路由器，實現通信協議。
最后一個是網絡適配器 (NA) 或網絡接口 (NI)，在 IP 核和網絡之間建立邏輯連接。
目前SoC設計相對比較成熟。 大部分芯片公司[芯片制造](https://m.elecfans.com/v/tag/207/)都采用SoC架構。 然而，隨著商業應用開始不斷追求指令運行并存性和預測性，芯片中集成的核數目將不斷增多，基于總線架構的SoC將逐漸難以不斷增長的計算需求。 其主要表現為：
**可擴展性差。**
SoC系統設計是從系統需求分析開始，確定[硬件](https://www.elecfans.com/v/tag/1751/)系統中的模塊。 為了使系統能夠正確工作，SoC中各物理模塊在芯片上的位置是相對固定的。 一旦在物理設計完畢后，要進行修改，實際上就有可能是一次重新設計的過程。 另一方面，基于總線架構的SoC，由于總線架構固有的仲裁通信機制，即同一時刻只能有一對處理器核心進行通信，限制了可以在其上擴展的處理器核心的數量。
**平均通信效率低。**
SoC中采用基于獨占機制的總線架構，其各個功能模塊只有在獲得總線控制權后才能和系統中其他模塊進行通信。 從整體來看，一個模塊取得總線仲裁權進行通信時，系統中的其他模塊必須等待，直到總線空閑。
**單一[時鐘](https://www.elecfans.com/tags/%E6%97%B6%E9%92%9F/)同步問題。**
總線結構要求全局同步，然而隨著工藝特征尺寸越來越小，工作頻率迅速上升，達到10GHz以后，連線延時造成的影響將嚴重到無法設計全局時鐘樹的成都，而且由于時鐘網絡龐大，其功耗將占據芯片總功耗的大部分。
NoC是一種基于網絡結構的芯片內通信方式，它使用專門設計的網絡拓撲來實現不同組件之間的通信。 與傳統的總線結構相比，NoC能夠提供更高的帶寬、更低的延遲和更好的可擴展性。
**鏈路：**鏈路是路由器之間傳輸數據的物理通道，可以是[電氣](https://m.elecfans.com/v/tag/2364/)[信號](https://www.hqchip.com/app/1072)線、光纖、無線信號等。 鏈路的帶寬和延遲是影響NoC性能的重要因素，因此鏈路的設計需要充分考慮數據傳輸的速度和可靠性。
**路由器：**路由器是NoC的基本組成部分，用于連接芯片內部的各個處理器、存儲器、I/O等單元。 路由器的作用是負責接收來自不同節點的數據，然后根據預先定義的路由算法，將數據轉發到目標節點。 路由器通常具有多個輸入端口和輸出端口，可以同時處理多條數據流。 路由器還包含一個邏輯塊，實現流控制策略(路由、仲裁器等)，并定義通過NoC移動數據的總體策略。
