**雙倍數據率同步動態隨機存取存儲器**（英語：**Double Data Rate Synchronous Dynamic Random Access Memory**，簡稱**DDR SDRAM**）為具有雙倍數據傳輸率的[SDRAM]，其數據傳輸速度為系統[時鐘頻率]的兩倍，由于速度增加，其傳輸性能優于傳統的SDRAM。
DDR SDRAM 在系統時鐘的上升沿和下降沿都可以進行數據傳輸。
為DDR存儲器設立速度規范，并分為以下兩個部分：按內存芯片分類和按內存模塊分類。
- 電子元器件
- 電阻
- 電容器
- 電感
- 保險絲
- 二極管
- 三極管
- 接插件
- 蜂鳴器
- MOS
- 集成電器基礎知識
- 接地的基礎知識
- STA
- Skew
- setup和hold
- 問題
- timing path
- Latency
- 跨時鐘域的代碼檢查（spyglass）
- 時間換算
- 名詞解釋
- 寄存器
- 觸發器
- ECO
- 通用芯片和嵌入式芯片有什么區別
- Signoff
- SOC
- VLSI
- NPU
- DDR
- ISP
- Fan-in 和 Fan-out
- 邏輯閾值
- Floorplan
- 寄存器傳輸的設計（RTL）
- 集成電路設計方法
- Design Rules of Thumb
- Dealing with Resistance
- 芯片設計
- 什么是Scenario?
- 晶圓BUMP加工工藝和原理
- wafer、die、cell
- DFT
- 前端-QC
- CDC
- SDC
- MBIST
- RDC
- Lint
- overview
- PV
- PBA/GPA
- Corner
- PVT
- latency與delay區別
- Power
- LVT, RVT, HVT 的區別
- PPA
- RTL
- 芯片行業的IP是指什么？
- 晶振與晶體的區別
- PLL （鎖相環(PhaseLockedLoop)）
- 奇偶分頻電路
- inverter
- glitch （電子脈沖）
- Power
- Clock Gating
- 低功耗設計
- UPF
- 低功耗單元庫
- Power intent
- 亞穩態
- 芯片流程
- 芯片軟件
- 亞穩態&MTBF&同步器&AFIFO
- glitch free的時鐘切換技術
- max_transition
- MUX
- STA之RC Corner
- process corner 和 PVT
- ICC Scenario Definition
- 寄生電路？
- 晶振
- 信號完整性
- 什么是脈沖？什么是電平？
- 閾值電壓
- bump
- IC設計常用文件及格式介紹
- 文件格式
- spef
- 后端
- phy芯片的作用
- MIPI簡介
- 異步橋
- 芯片后仿之SDF
- 慕課-VLSI設計基礎（數字集成電路設計基礎）
- 概論
- MOS晶體管原理
- 設計與工藝接口
- 反相器和組合邏輯電路
- 問題trainning