https://blog.csdn.net/zyn1347806/article/details/111804012 1.什么是SPEF SPEF是Standard Parasitic Extraction Format的縮寫，用于描述芯片在PR之后實際電路中的 R L C 的值。由于芯片的 current loops非常窄也比較短，所以一般不考慮芯片的電感，所以通常SPEF中包含的寄生參數為RC值。SPEF被后端StarRC工具抽取并用于之后的STA。  ## 2.SPEF的模型 SPEF支持以下三種net模型 * distribute net model? ? ? ?? * reduced net model * lumpped capacitance model 例如，對于下圖的連接線  三種模型分別抽象為 distribute net[model](https://so.csdn.net/so/search?q=model&spm=1001.2101.3001.7020)每一段net都有自己獨立的RC值  reduced net model? Load pin是一個簡化的RC值，driven 拼端將RC模型簡化為一個pie model  lumpped capacitance model? 將所有net的cap簡化為一個單一的cap值  3 SPEF文件的內容 SPEF文件的總體格式如下。下面分別介紹這幾部分的含義。 ``` header_definition [ name_map ] [ power_definition ] [ external_definition ] [ define_definition ] internal_definition ``` ## 3.1 header\_definition 一個典型的head definition如下所示，內容 基本上看一下就明白這里不過多介紹 ~~~swift *SPEF "IEEE 1481-1998" *DESIGN "ddrphy" *DATE "Thu Oct 21 00:49:32 2004" *VENDOR "SGP Design Automation" *PROGRAM "Galaxy-RCXT" *VERSION "V2000.06 " *DESIGN_FLOW "PIN_CAP NONE" "NAME_SCOPE LOCAL" *DIVIDER / *DELIMITER : *BUS_DELIMITER [ ] *T_UNIT 1.00000 NS *C_UNIT 1.00000 FF *R_UNIT 1.00000 OHM *L_UNIT 1.00000 HENRY // A comment starts with the two characters “//”. // TCAD_GRD_FILE /cad/13lv/galaxy-rcxt/ t013s6ml_fsg.nxtgrd // TCAD_TIME_STAMP Tue May 14 22:19:36 2002 ~~~ ## 3.2 name? map ``` *NAME_MAP *1 memclk *2 memclk_2x *3 reset_ *4 refresh *5 resync *6 int_d_out[63] *7 int_d_out[62] *8 int_d_out[61] *9 int_d_out[60] *10 int_d_out[59] *11 int_d_out[58] *12 int_d_out[57] . . . *364 mcdll_write_data/write19/d_out_2x_reg_19 *366 mcdll_write_data/write20/d_out_2x_reg_20 *368 mcdll_write_data/write21/d_out_2x_reg_21 . . . *5423 mcdll_read_data/read21/capture_data[53] . . . *5426 mcdll_read_data/read21/capture_pos_0[21] . . . *11172 Tie_VSSQ_assign_buf_318_N_1 . . . *14954 test_se_15_S0 *14955 wr_sdly_course_enc[0]_L0 *14956 wr_sdly_course_enc[0]_L0_1 *14957 wr_sdly_course_enc[0]_S0 ``` ## 3.3 power definition 該部分定義了power的相關內容 ~~~markdown *POWER_NETS VDDQ *GROUND_NETS VSSQ ~~~ ## 3.4 external definition 定義了設計中的邏輯和物理的關系。例如，對于port的邏輯定義格式如下 ``` *PORTS port_name direction { conn_attribute } port_name direction { conn_attribute } . . . ```