隨著技術的發展，數字電路的集成度越來越高，設計也越來越復雜。很少有系統會只工作在同一個時鐘頻率。一個系統中往往會存在多個時鐘，這些時鐘之間有可能是同步的，也有可能是異步的。如果一個系統中，異步時鐘之間存在信號通道，則就會存在CDC（**clock domain crossing**）問題。在下面的文章里，我們將會討論CDC的一些技術細節。 1. 時鐘域（Clock domain） 如果某一設計只有一個或者幾個有固定相位關系的時鐘驅動，我們稱這個設計屬于一個時鐘域。比如，一個時鐘和它的反相時鐘以分頻時鐘一般有固定的相位關系，屬于同一個時鐘域。而如果兩個或者多個時鐘之間沒有固定的相位關系，則它們屬于不同的時鐘域。 如下圖中，divCLK是由CLK分頻得到的，divCLK和CLK被認為是同步時鐘，而由divCLk和CLK驅動的設計被認為是屬于同一個時鐘域。  如下圖中，CLKA和CLKB之間沒有固定的相位關系，是異步時鐘。前半部分設計屬于時鐘域CLKA，后半部分設計屬于時鐘域CLKB。DA信號從時鐘域CLKA進入到時鐘域CLKB，是一個跨時鐘域的信號，這條path也會被稱為CDC path。  如今的數字電路設計中，跨時鐘域的情況及其普遍。舉一個最簡單的例子，一個[USB](http://www.elecfans.com/tags/usb/)轉串口的模塊，串口因為波特率的不同，會工作在不同的時鐘頻率下，USB[接口](http://www.hqchip.com/app/1039)也會因為工作在不同的速度而有不同的工作頻率。USB接口的時鐘和串口的時鐘之間不存在任何相位上的關系，也就是說，USB接口模塊和串口模塊屬于不同的時鐘域，他們之間相連的path就是跨時鐘域的path。