* PLL(Phase Locked Loop)： 為鎖相回路或鎖相環，用來統一整合時鐘信號，使高頻器件正常工作，如內存的存取資料等。PLL用于振蕩器中的反饋技術。 許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步。一般的晶振由于工藝與成本原因，做不到很高的頻率，而在需要高頻應用時，由相應的器件VCO，實現轉成高頻，但并不穩定，故利用鎖相環路就可以實現穩定且高頻的時鐘信號。 * 鎖相環 (phase locked loop)是一種利用相位同步產生的電壓，去調諧壓控振蕩器以產生目標頻率的負反饋控制系統。根據自動控制原理，這是一種典型的反饋控制電路，利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位，實現輸出信號頻率對輸入信號頻率的自動跟蹤，一般用于閉環跟蹤電路。是無線電發射中使頻率較為穩定的一種方法，主要有VCO（壓控振蕩器）和PLL IC （鎖相環集成電路），壓控振蕩器給出一個信號，一部分作為輸出，另一部分通過分頻與PLL IC所產生的本振信號作相位比較，為了保持頻率不變，就要求相位差不發生改變，如果有相位差的變化，則PLL IC的電壓輸出端的電壓發生變化，去控制VCO，直到相位差恢復，達到鎖相的目的。能使受控振蕩器的頻率和相位均與輸入信號保持確定關系的閉環電子電路。