在實際的數字系統中往往包含大量的存儲單元，而且經常要求他們在同一時刻同步動作，為達到這個目的，在每個存儲單元電路上引入一個時鐘脈沖（CLK）作為控制信號，只有當CLK到來時電路才被“觸發”而動作，并根據輸入信號改變輸出狀態。把這種在時鐘信號觸發時才能動作的存儲單元電路稱為觸發器，以區別沒有時鐘信號控制的鎖存器。 ## 觸發器與鎖存器的關系 觸發器的電路圖由邏輯門組合而成，其結構均由R-S鎖存器派生而來（廣義的觸發器包括鎖存器）。觸發器可以處理輸入、輸出信號和時鐘頻率之間的相互影響。 在R-S鎖存器的前面加一個由兩個與門和一個非門構成的附加電路，則構成D觸發器。當時鐘脈沖CP為1時，讀入輸入端D的數據并傳至輸出端；當CP為0時，根據與門“只要有一個輸入端為0則輸出為0”的特性，輸入端D的數據被與門屏蔽了，無法到達輸出端，不管輸入D怎樣變化，Q端輸出值都保持不變，只有等到下一個CP高電平到來時，才會把當前的D值送出。這樣就實現了延遲輸出即暫時保存的功能。從電路的動作可以看出，時鐘輸入端起到控制的作用，CP為1時，能觸發后面的鎖存器把D的值暫時鎖存起來，這也正是觸發器名詞中“觸發”的含義，這正是觸發器與鎖存器的聯系與區別：觸發器利用了鎖存器的保存原理，但是加上了觸發功能，可以控制保存的時間。