* lint (在RTL階段對代碼的語法，可綜合性，結構進行深入分析，并且對代碼的錯誤提供完整、可調試的修改方案） * SDC(幫助設計人員在設計的整個流程中生成，驗證和管理他們的約束文件） * CDC（提供了多時鐘域的解決方案，能自動識別各種同步手段（包括handshake，FIFO），能采用Formal引擎驗證同步方法在功能上的正確性 * DFT（提供了能夠預測ATPG的測試覆蓋率分析的能力，基于這個選項，用戶可以很容易地預計所作設計的可測試性并利用工具提供的指導來提高設計的可測試性） * Power（能夠讓用戶能夠快速分析出設計中的功耗效率問題，從而在還沒有達到后端工序的情況下快速地進行功耗的優化，用戶甚至可以在不進行邏輯綜合和物理實現的情況下對功耗進行量化的計算） **spyglass優勢**： * spyglass的檢查驗證處于設計的前端RTL階段，相比較于后端的時序分析和網表驗證，spyglass能更早發現問題并修正 * 能夠讓用戶快速分析出設計中的功耗效率問題，從而在還沒有達到后端工序的情況下快速地進行功耗的優化，甚至可以在不進行邏輯綜合和物理實現的情況下對功耗進行量化的計算 **spyglass CDC的特點** * CDC檢查可以發現仿真、FPGA測試中很難發現的潛在的跨時域處理問題 * 可以檢查出復位、時鐘是否使用正確，對跨時鐘設計進行檢查