Glitch字面上的意思是指電腦或硬件設備出小毛病
### [組合邏輯的Glitch與時序邏輯的亞穩態](https://www.cnblogs.com/-9-8/p/5409862.html)
競爭(Race):一個門的輸入有兩個及以上的變量發生變化時,由于各個輸入的組合路徑的延時不同,使得在門級輸入的狀態改變非同時。
冒險或險象(Hazard):競爭的結果,如毛刺Glitch。
相鄰信號間的串擾也可能產生毛刺Glitch。
組合邏輯的冒險是過渡性的,它不會使得穩態值偏離正常值。根據嚴格的metal delay和gate delay可以計算出Glitch的出現時間和寬度。
組合邏輯很容易帶來毛刺,當信號作用在FF的reset,clear,clock,gate端時,會造成嚴重的后果。措施:使用Gray編碼,保證一個時刻只有一個bit發生變化;
???????? 采用寄存器采樣;(將異步電路轉換為同步電路);
???????? 改變電路結構,加入冗余的電路來消除險象;如(加入delay cell進行濾波,再相與輸出)
???????? 后端加入濾波電容;
寄存器的輸入端對毛刺并不敏感,只有當毛刺出現在時鐘沿并且影響到數據的建立時間和保持時間,才會導致寄存器輸出出錯。
glitch的危害,在組合邏輯中大面積傳播。
(由于毛刺一般時間很短,多為皮秒級,發生錯誤的機會不大)
- 電子元器件
- 電阻
- 電容器
- 電感
- 保險絲
- 二極管
- 三極管
- 接插件
- 蜂鳴器
- MOS
- 集成電器基礎知識
- 接地的基礎知識
- STA
- Skew
- setup和hold
- 問題
- timing path
- Latency
- 跨時鐘域的代碼檢查(spyglass)
- 時間換算
- 名詞解釋
- 寄存器
- 觸發器
- ECO
- 通用芯片和嵌入式芯片有什么區別
- Signoff
- SOC
- VLSI
- NPU
- DDR
- ISP
- Fan-in 和 Fan-out
- 邏輯閾值
- Floorplan
- 寄存器傳輸的設計(RTL)
- 集成電路設計方法
- Design Rules of Thumb
- Dealing with Resistance
- 芯片設計
- 什么是Scenario?
- 晶圓BUMP加工工藝和原理
- wafer、die、cell
- DFT
- 前端-QC
- CDC
- SDC
- MBIST
- RDC
- Lint
- overview
- PV
- PBA/GPA
- Corner
- PVT
- latency與delay區別
- Power
- LVT, RVT, HVT 的區別
- PPA
- RTL
- 芯片行業的IP是指什么?
- 晶振與晶體的區別
- PLL (鎖相環(PhaseLockedLoop))
- 奇偶分頻電路
- inverter
- glitch (電子脈沖)
- Power
- Clock Gating
- 低功耗設計
- UPF
- 低功耗單元庫
- Power intent
- 亞穩態
- 芯片流程
- 芯片軟件
- 亞穩態&MTBF&同步器&AFIFO
- glitch free的時鐘切換技術
- max_transition
- MUX
- STA之RC Corner
- process corner 和 PVT
- ICC Scenario Definition
- 寄生電路?
- 晶振
- 信號完整性
- 什么是脈沖?什么是電平?
- 閾值電壓
- bump
- IC設計常用文件及格式介紹
- 文件格式
- spef
- 后端
- phy芯片的作用
- MIPI簡介
- 異步橋
- 芯片后仿之SDF
- 慕課-VLSI設計基礎(數字集成電路設計基礎)
- 概論
- MOS晶體管原理
- 設計與工藝接口
- 反相器和組合邏輯電路
- 問題trainning