一、AHB2APB橋的基本原理
1. AHB與APB總線
AHB: Advanced High-performance Bus,高級高性能總線
APB: Advanced Peripheral Bus,高級外設總線
2. AHB與APB總線的特性
AHB:
1.高性能、高時鐘頻率、高帶寬
2.多master并行操作、Burst突發操作、split分片傳輸、2級流水線傳輸
3.可以作為master接口,也可以作為slave接口
4.CPU、DSP、DMA、FLASH、SRAM等
APB:
1.低速、低帶寬
2.設計簡單,只有SETUP、ENABLE兩個狀態
3.專為降低功耗和接口復雜而設計的總線
4.只作為slave屬性的外設總線
5.常見的有UART,I2C,SPI,RTC,GRCC,PWM等
3. AHB2APB橋的作用(為什么會有橋?)
1.用于AHB主設備到APB的從設備的連接
2.完成AHB和APB協議的轉換、以及異步數據的通信
3.AHB2APB橋是AHB總線上的從設備,也是APB總線唯一一個主設備

二、AHB2APB橋的分類(按照時鐘頻率來分)
1. SoC系統總線的時鐘分布
SOC系統中時鐘來源很多,如對于RTC,WatchDog等外設,對于時鐘頻率的要求很低(32.768KHz)但是對于CPU,DMA,Memory等可能需要很高的時鐘頻率,這樣會用到PLL產生高頻率的時鐘
對于AHB總線的時鐘,會對main clk進行分頻,得到APB的時鐘,可以設置不同的時鐘工作頻點,分別得到AHB和APB總線的時鐘頻率
對于AHB和APB總線,他們各自上的時鐘頻率可能是不一樣的,也可能是相同的,同步橋和異步橋
2. AHB2APB橋的分類
復雜的SoC系統,由于時鐘的多樣性,導致AMBA總線的規范并沒有規定AHB,APB總線的時鐘關系
但是在一般的SoC中,為了靈活配置AHB,APB的時鐘頻率,所以AHB,APB工作時鐘頻率不一樣
AHB2APB同步橋:AHB和APB時鐘來源相同,相位相同
AHB2APB異步橋:AHB和APB時鐘頻率、相位可以相同也可以不同

三、AHB2APB同步橋 (時鐘來源、相位相同)——APB使用的時鐘和AHB的時鐘相同
1. 同步橋的優點:
設計簡單、綜合出來的面積小
非流水線結構、穩定可靠
整個總線系統由單個時鐘控制,有利于時序分析和綜合
2. 同步橋缺點:
從設備功耗高
從設備工作時鐘頻率高,對設計時序有較高要求
四、AHB2APB異步橋(時鐘頻率、相位可以相同也可以不同)
1. 異步橋的優點:
APB時鐘可以靈活配置
有利于功耗控制
2. 異步橋的缺點:
設計復雜、需要增加跨時鐘域的同步處理
AHB讀寫低頻APB設備需要調節等待周期,降低AHB主設備的性能
APB的時鐘頻率會限制外設的最高傳輸速度,如SPI, UART等
- 電子元器件
- 電阻
- 電容器
- 電感
- 保險絲
- 二極管
- 三極管
- 接插件
- 蜂鳴器
- MOS
- 集成電器基礎知識
- 接地的基礎知識
- STA
- Skew
- setup和hold
- 問題
- timing path
- Latency
- 跨時鐘域的代碼檢查(spyglass)
- 時間換算
- 名詞解釋
- 寄存器
- 觸發器
- ECO
- 通用芯片和嵌入式芯片有什么區別
- Signoff
- SOC
- VLSI
- NPU
- DDR
- ISP
- Fan-in 和 Fan-out
- 邏輯閾值
- Floorplan
- 寄存器傳輸的設計(RTL)
- 集成電路設計方法
- Design Rules of Thumb
- Dealing with Resistance
- 芯片設計
- 什么是Scenario?
- 晶圓BUMP加工工藝和原理
- wafer、die、cell
- DFT
- 前端-QC
- CDC
- SDC
- MBIST
- RDC
- Lint
- overview
- PV
- PBA/GPA
- Corner
- PVT
- latency與delay區別
- Power
- LVT, RVT, HVT 的區別
- PPA
- RTL
- 芯片行業的IP是指什么?
- 晶振與晶體的區別
- PLL (鎖相環(PhaseLockedLoop))
- 奇偶分頻電路
- inverter
- glitch (電子脈沖)
- Power
- Clock Gating
- 低功耗設計
- UPF
- 低功耗單元庫
- Power intent
- 亞穩態
- 芯片流程
- 芯片軟件
- 亞穩態&MTBF&同步器&AFIFO
- glitch free的時鐘切換技術
- max_transition
- MUX
- STA之RC Corner
- process corner 和 PVT
- ICC Scenario Definition
- 寄生電路?
- 晶振
- 信號完整性
- 什么是脈沖?什么是電平?
- 閾值電壓
- bump
- IC設計常用文件及格式介紹
- 文件格式
- spef
- 后端
- phy芯片的作用
- MIPI簡介
- 異步橋
- 芯片后仿之SDF
- 慕課-VLSI設計基礎(數字集成電路設計基礎)
- 概論
- MOS晶體管原理
- 設計與工藝接口
- 反相器和組合邏輯電路
- 問題trainning