1、什么是signoff？ signoff，簽發。 后端所說的signoff，是指將設計數據交給芯片制造廠商生產之前，對設計數據進行復檢，確認設計數據達到交付標準，這些檢查和確認統稱為signoff。 2、signoff的主要方向 timing signoff 靜態時序驗證 PA signoff 電源完整性分析 PV signoff 物理驗證 RV signoff 可靠性驗證 FM/CLP signoff 形式驗證和低功耗驗證 3、signoff要點 timing：setup check 建立時間檢查——hold check 保持時間檢查——drv check 最大傳輸時間檢查和最大電容檢查——SI check 信號一致性檢查； PA signoff：關注芯片功耗，靜態和動態IR降，電荷遷移等； PV signoff：關注芯片是否滿足工藝設計規則，物理設計與邏輯網表的一致性； RV signoff：關注ESD，latchup，ERC等檢查； FM signoff：關注最終輸出的邏輯網表與最初輸入的邏輯網表之間的一致性； CLP signoff：關注在低功耗設計中引入的特殊單元，電源域劃分及組成單元的正確性； 4、通常設計人員所說的第一次signoff指的是代碼的凍結freeze，freeze code后，后續所有的代碼修改均需提交patch進行審核。 Signoff是IC設計中的一個重要的概念，他指的是成功完成IC設計的所有檢查的一個標志。在ASCI設計中，有以下兩次sign-off。 1\. 前仿真（功能仿真） 在設計的電路進入布局布線前應檢查其功能是否符合設計要求，這一仿真驗證稱之為第一次sign-off。 2.后仿真（時序仿真） 設計經過布局布線之后，使用EDA工具進行寄生參數提取，形成精確的post-layout電路網表，對此網表做時序仿真，來檢查時序行為是否符合要求，這一過程稱之為第二次sign-off。之后就可以進入foundry流片生產了。 Sign-off分析做的是否完整和完備對IC產品的質量是至關重要的，若在這個階段查找到問題并加以修正要比在生產階段的花費要低廉很多，所以各個IC公司都非常重視這個過程，EDA廠商也都有自己完整的用來做sign-off的工具集。 比 較合適的方式是將sign-off分析集成到IC設計的流程中，與主體的設計工作形成一個迭代，以保證設計的質量。sign-off階段需要檢查的 check-list包含：時序、信號完整性、功耗、IR降、電遷移、寄生參數提取、DRC（設計規則檢查）、LVS（版圖與電路圖一致性檢查）、噪聲、 片上熱量分析等。這些項目的檢查分析，可以在一個集成的環境中完成，如Virtusos或Customer Designer。有些人把它稱為in-house sign-off。