## 1.什么是Corner？ 芯片制造是一個物理過程，存在著工藝偏差（包括摻雜濃度、擴散深度、刻蝕程度等），導致不同批次之間，同一批次不同晶圓之間，同一晶圓不同芯片之間情況都是不相同的。在一片wafer上，不可能每點的載流子平均漂移速度都是一樣的，隨著電壓、溫度不同，它們的特性也會不同，把他們分類就有了PVT（Process，Voltage，Temperature），而Process又分為不同的corner： TT：Typical N Typical P FF：Fast N Fast P SS：Slow N Slow P FS：Fast N Slow P SF：Slow N Fast P  第一個字母代表NMOS，第二個字母代表PMOS，都是針對不同濃度的N型和P型摻雜來說的。NMOS和PMOS在工藝上是獨立做出來的，彼此之間不會影響，但是對于電路，NMOS和PMOS是同時工作的，會出現NMOS快的同時PMOS也快，或者慢，所以會出現FF、SS、FS、SF四種情況。通過Process注入的調整，模擬器件速度快慢，同時根據偏差大小設定不同等級的FF和SS。正常情況下大部分是TT，而以上5種corner在+/-3sigma可以覆蓋約99.73%的范圍，這種隨機性的發生符合正態分布。 ## 2.Corner wafer的意義 工程片流片的時候，FAB會pirun關鍵層次調整inline variation，有的還會下backup wafer以保證出貨的wafer器件on target，即在TT corner附近。如果單純是為了做一些樣品出來，只進行工程片流片，那可以不驗證corner，但如果為了后續量產準備，是必須要考慮corner的。由于工藝在制作過程中會有偏差，而corner是對產線正常波動的預估，FAB也會對量產芯片的corner驗證有所要求。所以在設計階段就要滿足corner，在各種corner和極限溫度條件下對電路進行仿真，使其在各種corner上都能正常工作，才能使最終生產出的芯片良率高。 ## 3.Corner Split Table策略 對于產品來講，一般corner做到spec上，正常情況下spec有6個sigma，如FF2（或2FF）表示往快的方向偏2個Sigma，SS3（或3SS）表示往慢的方向偏3個Sigma。Sigma主要表征了Vt的波動，波動大sigma就大，這里3個sigma就是在工藝器件的spec線上，可以允許超出一點點，因為線上波動不可能正正好好做到spec上。 以55nm邏輯工藝工程片為例，擬定的corner split table如圖： 1.#1 & #2 兩片pilot wafer，一片盲封，一片測CP 2.#3 & #4 兩片hold在Contact，為后道改版預留工程wafer，可以節省ECO流片時間 3.#5～#12 八片hold在Poly，等pilot的結果看是否需要調整器件速度，并驗證corner 4.除了留有足夠的芯片用于測試驗證，Metal Fix，還應根據項目需求，預留盡可能多的wafer作為量產出貨  ## 4.確認Corner結果 首先，大部分都應該落于四個corner決定的window范圍內，如果出現大的偏差，那可能是工藝shift。如果各個corner的良率都沒影響符合預期，那說明工藝窗口充分。如果有個別條件良率低，那就需要調整工藝窗口。 Corner wafer的目的是驗證設計余量，考察良率是否有損失。大體上，超出這個corner約束性能范圍內的芯片報廢。Corner驗證對標的是WAT測試結果，一般由FAB主導，但是corner wafer的費用是由設計公司承擔的。一般成熟穩定的工藝，同一片wafer上的芯片，同一批次的wafer甚至不同批次的wafer參數都是很接近的，偏差的范圍相對不會很大。 一般是第一個字母代表nmos，第二個字母代表pmos 工藝角（Process Corner）PVT(Precess Voltage Temperature)工藝誤差 與雙極晶體管不同，在不同的晶片之間以及在不同的批次之間，MOSFETs參數變化很大。為了在一定程度上減輕電路設計任務的困難，工藝工程師們要保證器件的性能在某個范圍內，大體上，他們以報廢超出這個性能范圍的芯片的措施來嚴格控制預期的參數變化。 detail 通常提供給設計師的性能范圍只適用于數字電路并以“工藝角”（Process Corner）的形式給出。如圖，其思想是：把NMOS和PMOS晶體管的速度波動范圍限制在由四個角所確定的矩形內。這四個角分別是：快NFET和快 PFET，慢NFET和慢PFET，快NFET和慢PFET，慢NFET和快PFET。例如，具有較薄的柵氧、較低閾值電壓的晶體管，就落在快角附近。 從晶片中提取與每一個角相對應的器件模型時，片上NMOS和PMOS的測試結構顯示出不同的門延時，而這些角的實際選取是為了得到可接受的成品率。 各種工藝角和極限溫度條件下對電路進行仿真是決定成品率的基礎。 所以我們所說的ss、tt、ff分別指的是左下角的corner，中心、右上角的corner。 工藝極限 (Process Corner) 如果采用5-corner model會有TT,FF,SS,FS,SF 5個corners。如TT指NFET-Typical corner & PFET-Typical corner。其中, Typical指晶體管驅動電流是一個平均值，FAST指驅動電流是其最大值，而SLOW指驅動電流是其最小值（此電流為Ids電流）這是從測量角度解釋，也有理解為載流子遷移率(Carrier mobility)的快慢. 載流子遷移率是指在載流子在單位電場作用下的平均漂移速度。至于造成遷移率快慢的因素還需要進一步查找資料。單一器件所測的結果是呈正態分布的，均值在 TT，最小最大限制值為SS與FF。從星空圖看NFET，PFET所測結果,這5種覆蓋大約+-3 sigma即約99.73% 的范圍。對于工藝偏差的情況有很多，比如摻雜濃度，制造時的溫度控制，刻蝕程度等，所以造成同一個晶圓上不同區域的情況不同，以及不同晶圓之間不同情況的發生。這種隨機性的發生，只有通過統計學的方法才能評估覆蓋范圍的合理性。 PVT (process, voltage, temperature) 設計除了要滿足上述5個corner外，還需要滿足電壓與溫度等條件, 形成的組合稱為PVT (process, voltage, temperature) 條件。電壓如：1.0v+10% ,1.0v ,1.0v-10% ; 溫度如：-40C, 0C 25C, 125C。設計時設計師還常考慮找到最好最壞情況. 時序分析中將最好的條件(Best Case)定義為速度最快的情況, 而最壞的條件(Worst Case)則相反。最好最壞的定義因不同類型設計而有所不同。最壞的延遲也不都出現在SS\[19\] 。至于延遲隨PVT發生怎樣的變化，還需要進一步查找資料。 根據不同的仿真需要，會有不同的PVT組合。以下列舉幾種標準STA分析條件\[16\]： WCS (Worst Case Slow) : slow process, high temperature, lowest voltage TYP (typical) : typical process, nominal temperature, nominal voltage BCF (Best Case Fast ) : fast process, lowest temperature, high voltage WCL (Worst Case @ Cold) : slow process, lowest temperature, lowest voltage 在進行功耗分析時，可能是另些組合如： ML (Maximal Leakage ) : fast process, high temperature, high voltage TL (typical Leakage ) : typical process, high temperature, nominal voltage 除此之外，另一個組合條件稱為 Scenarios: Scenarios = Interconnect + operation mode + PVT 噪聲(noise)與串擾(crosstalk) 似乎需要另外考慮。 ??1\. 內連線情況(interconnect corner) ???制造對互連線造成的影響，如：R\_typical C\_typical, R\_max C\_max, R\_max C\_min, R\_min C\_min ??2\. 工作模式 (Operation Mode) ???如：function mode, scan mode, sleep mode, standby mode, active mode PVT 對多種scenarios 的綜合分析，稱之為 MMMC (Multi-Mode Multi-Corner) Analysis。 OCV (On-chip Variations) 由于偏差的存在，不同晶圓之間，同一晶圓不同芯片之間，同一芯片不同區域之間情況都是不相同的。造成不同的因素有很多種，這些因素造成的不同主要體現： 1，IR Drop造成局部不同的供電的差異； 2，晶體管閾值電壓的差異； 3，晶體管溝道長度的差異； 4，局部熱點形成的溫度系數的差異； 5，互連線不同引起的電阻電容的差異。 OCV可以描述PVT在單個芯片所造成的影響。更多的時候, 用來考慮長距離走線對時鐘路徑的影響。在時序分析時引入derate參數模擬OCV效應，其通過改變時延遲的早晚來影響設計。 三種STA(Static Timing Analysis)分析方法\[13\]： 1，單一模式, 用同一條件分析setup/hold ; 2，WC\_BC模式, 用worst case計算setup，用best case計算hold； 3，OCV模式, 計算setup 用計算worst case數據路徑，用best case計算時鐘路徑；計算hold 用best case計算數據路徑，用worst case計算時鐘路徑； 以上三種方法，在逐步的改進，但顯然越來越悲觀。比如第三種分析方法，計算setup 時讓數據慢一點到，而時鐘快一點到，以壓縮setup時間。到了計算hold時，又變成了壓縮hold時間，這樣情況顯然是不實際的。derate具體做法是在長路徑應用late參數，短路徑應用early參數, 就是將原本希望走快的變慢，希望走慢的變快。 除derate外，還有一個常用的參數uncertainty。它定義時鐘沿的不確定性，或早或晚，同樣壓縮了setup / hold時間。 鎖存器與觸發器 鎖存器與觸發器是靜態時序分析中涉及最主要的類型. Latch是異步單元，即輸出在輸入改變之后改變。而FLIP-FLOP是同步單元，即隨時鐘信號改變而改變。LATCH與FLIP-FLOP最大差別是Latch 沒有時鐘端，可以理解為有一個使能端，所以是電平敏感\[8\]。Flip-Flop preset表示在輸出產生一個邏輯1, clear表示在輸出產生一個邏輯0。 Setup/hold 是分析數據與時鐘之間的關系。用時鐘沿來采集數據，如果定義用時鐘上升沿觸發，即用上升沿將數據分割成兩部分，前部分為準備時間 setup，后部分為保持時間 hold。說明數據在上升沿來臨之前必須準備好，在采集時必須保持一段時間。理解時\[removal/recovery\]，類似為用preset/clear采集時鐘數據，用preset/clear將時鐘分為兩部分，前部分為遷移時間，后部分為復原時間。 統計靜態時序分析 SSTA (Statistical Static timing analysis) 全局工藝差異(global\_process\_variations) 也稱為片間器件差異(inter-die device variations ), 描述同一器件不同芯片間的差異。同一芯片的器件應用同一參數，器件的不同參數是相互獨立的，而且每個參數都是呈統計分布的。 局部工藝差異(local\_process\_variations) 也稱為片內器件差異 (intra-die device variations), 描述同一器件在同一芯片不同區域的差異。每個差異也是呈統計分布的。 也就是說對于某一個全局參數，應該細化成多個局部參數，每個局部參數都是呈統計分布的。如果提供的庫是基于局部參數差異統計建立起來的，在進行基于OCV模型的靜態時序分析時，就無需OCV參數的設定。 對于互連線差異也是一樣的. 決定同一段線的因素有很多種，比如線寬，厚度，介電系數，刻蝕等，但同一因素不同區域是不相同的，各個因素之間也是相互獨立的。這些差異同樣需要進行統計學概括。 好比中醫與西醫，西醫就是同一種病吃同一種藥，而中醫則認為同一種病分不同種情況，不同的人也應不同對待。至少感覺上是這樣的。 基于這樣的觀點，同一時序路徑可能存在不同種情況的組合，而且每種情況的參數都是呈統計學分布，組合的計算將不是單純的相加差，而是需要相關性分析與統計學計算。統計方法的引入，改變了傳統靜態時序分析悲觀但不實際的做法。 corner的差別不僅僅體現在vth上，這只是其中比較重要的一個，只要是跟實際制造過程相關的參數，都會有變化，比如柵氧厚度，擴散濃度等；絕大部分參數基本都服從正態分布，tt corner當然就是出現最多的了，如果以此為基準，那么比tt情況更快的就是fast corner，比tt情況更慢的就是slow corner 比較關注兩個參數，vth和ids，如果要使你的電路風險最小，電路要有足夠的裕度，所有的PVT（process、voltage、temperature）組合仿真都通過，process是5個 tt ss ff fnsp snfp ，一般情況下最差的情況就是ss 、最高溫度、最低電壓，如果這種情況能夠仿真通過，那么這個電路就基本沒問題了。 若從工藝角度將,在只調節 WELL IMP process 的情況下，SS 的VTH 要高一些，器件翻轉會慢，IDS 偏小，但是漏電會小，FF 為VTH 偏低，器件翻轉會快，但是漏電會大，IDS 也會偏大，電路驅動能力相對來說較強。做SS 和FF 主要是在看當前設計的window 大小和所在的方位。驗證設計流油的窗口是否合理，設計和制造耦合的是否合理。 TSMC的工藝條件下，工藝角45個，電壓3個，電流3個，溫度3個，共1215個角，每個角作global的mc后仿真一千個點，如果3sigma值都在設計要求范圍內，那么可以保證你的良率在99.73%。 45個工藝角指的是MOS管5個，電阻3個，電容3個。假如電源電壓是1.2V，那電壓3個的意思是不是1.1V，1.2V,1.3V【一般正負20%】。電流3個指的是【電壓和電流的波動參照前級電路】 備注： experience 1、MOS管的快慢分別指閾值電壓的高低，快速對應閾值低，慢速對應閾值高。GBW=GM/CC ，其它條件相同情況下，vth越低，gm值越高，因此GBW越大，速度越快。【具體情況具體分析】 2、電阻的快慢。fast對應的是方塊電阻小，slow對應的是方塊電阻大。 3、電容的快慢。fast對應的是電容最小，slow對應的是容值最大。