**GDSII****:**
它是用來描述掩模幾何圖形的事實標準,是[二進制](https://so.csdn.net/so/search?q=%E4%BA%8C%E8%BF%9B%E5%88%B6&spm=1001.2101.3001.7020)格式,內容包括層和幾何圖形的基本組成。
**CIF****:**
(caltech intermediate format),叫caltech中介格式,是另一種基本文本的掩模描述語言。
**LEF****:**
**普通cell的**
(library exchange format),叫庫交換格式,它是描述庫單元的物理屬性,包括端口位置、層定義和通孔定義。它抽象了單元的底層幾何細節,提供了足夠的信息,以便允許布線器在不對內部單元約束來進行修訂的基礎上進行單元連接。
包含了工藝的[**技術**](http://aax1985.spaces.eepw.com.cn/articles/article/item/30504)信息,如布線的層數、最小的線寬、線與線之間的最小距離以及每個被選用cell,BLOCK,PAD的大小和pin的實際位置。cell,PAD的這些信息由廠家提供的LEF文件給出,自己定制的BLOCK的LEF文件描述經ABSTRACT后生成,只要把這兩個LEF文件整合起來就可以了。
**DEF****:**
(design exchange format),叫[**設計**](http://aax1985.spaces.eepw.com.cn/articles/article/item/30504)交換格式,它描述的是實際的設計,對庫單元及它們的位置和連接關系進行了列表,使用DEF來在不同的設計系統間傳遞設計,同時又可以保持設計的內容不變。DEF與只傳遞幾何信息的GDSII不一樣。它還給出了器件的物理位置關系和時序限制等信息。
DEF files are ASCII files that contain information that represent the design at any point during the layout process.DEF files can pass both logical information to and physical information fro place-and-route tools.
?\* logical information includes internal connectivery(represented by a??
?? ?netlist),grouping information and physical constraints.
?\* physical information includes the floorplan,placement locations and
??? orientations, and routing geometry data.
**SDF****:**
(Standard delay format),叫標準延時格式,是IEEE標準,它描述設計中的時序信息,指明了模塊管腳和管腳之間的延遲、時鐘到數據的延遲和內部連接延遲。
**DSPF****、****RSPF****、****SBPF****和****SPEF****:**
DSPF(detailed standard parasitic format),叫詳細標準寄生格式,屬于CADENCE公司的文件格式。
????RSPF(reduced standard parasitic format),叫精簡標準寄生格式,屬于CADENCE公司的文件格式。
????SBPF(synopsys binary parasitic format),叫新思科技二進制寄生格式,屬于SYNOPSYS公司的文件格式。
????SPEF(standard parasitic exchange format),叫標準寄生交換格式,屬于IEEE國際標準文件格式。
????以上四種文件格式都是從網表中提取出來的表示RC值信息,是在提取工具與時序[**驗證**](http://aax1985.spaces.eepw.com.cn/articles/article/item/30504)工具之間傳遞RC信息的文件格式。
**ALF****:**
(Advanved library format),叫先進庫格式,是一種用于描述基本庫單元的格式。它包含電性能參數。
**PDEF****:**
(physical design exchange format)叫物理設計交換格式。它是SYNOPSYS公司用在前端和后端工具之間傳遞信息的文件格式。描述了與單元層次分組相關的互連信息。這種文件格式只有在使用SYNOPSYS公司的Physical Compiler工具才會用到,而且.13以下工藝基本都會用到該工具。
**TLF**
??????TLF文件是描述cell時序的文件,標準單元的rise time,hold time,fall time都在TLF內定義。時序分析時就調用TLF文件,根據cell的輸入信號強度和cell的負載來計算cell的各種時序信息。
**GCF**
??????GCF文件包括TLF/CTLF文件的路徑,以及綜合時序、面積等約束條件。在布局布線前,GCF文件將設計者對電路的時序要求提供給SE。這些信息將在時序驅動布局布線以及靜態時序分析中被調用。
- 電子元器件
- 電阻
- 電容器
- 電感
- 保險絲
- 二極管
- 三極管
- 接插件
- 蜂鳴器
- MOS
- 集成電器基礎知識
- 接地的基礎知識
- STA
- Skew
- setup和hold
- 問題
- timing path
- Latency
- 跨時鐘域的代碼檢查(spyglass)
- 時間換算
- 名詞解釋
- 寄存器
- 觸發器
- ECO
- 通用芯片和嵌入式芯片有什么區別
- Signoff
- SOC
- VLSI
- NPU
- DDR
- ISP
- Fan-in 和 Fan-out
- 邏輯閾值
- Floorplan
- 寄存器傳輸的設計(RTL)
- 集成電路設計方法
- Design Rules of Thumb
- Dealing with Resistance
- 芯片設計
- 什么是Scenario?
- 晶圓BUMP加工工藝和原理
- wafer、die、cell
- DFT
- 前端-QC
- CDC
- SDC
- MBIST
- RDC
- Lint
- overview
- PV
- PBA/GPA
- Corner
- PVT
- latency與delay區別
- Power
- LVT, RVT, HVT 的區別
- PPA
- RTL
- 芯片行業的IP是指什么?
- 晶振與晶體的區別
- PLL (鎖相環(PhaseLockedLoop))
- 奇偶分頻電路
- inverter
- glitch (電子脈沖)
- Power
- Clock Gating
- 低功耗設計
- UPF
- 低功耗單元庫
- Power intent
- 亞穩態
- 芯片流程
- 芯片軟件
- 亞穩態&MTBF&同步器&AFIFO
- glitch free的時鐘切換技術
- max_transition
- MUX
- STA之RC Corner
- process corner 和 PVT
- ICC Scenario Definition
- 寄生電路?
- 晶振
- 信號完整性
- 什么是脈沖?什么是電平?
- 閾值電壓
- bump
- IC設計常用文件及格式介紹
- 文件格式
- spef
- 后端
- phy芯片的作用
- MIPI簡介
- 異步橋
- 芯片后仿之SDF
- 慕課-VLSI設計基礎(數字集成電路設計基礎)
- 概論
- MOS晶體管原理
- 設計與工藝接口
- 反相器和組合邏輯電路
- 問題trainning