[TOC] ## 一、簡介 ### 1.1關于PicoBlaze ` `PicoBlaze 是 8 位微處理器，在 Xilinx 公司的 Virtex、Spartan-II 系列以上 FPGA 與 CoolRunner-II 系列以上的 CPLD 器件設計中以 IP 核的方式提供，使用是免費的 。對于用 FPGA 的 HDL 語言實現某些復雜的功能，會消耗大量的硬件資源，此時我們就會考慮用軟件 的方式去搭建一個嵌入式系統，比如基于 MicroBlaze 的 8 位嵌入式系統。這樣，我們就可 以使用輕量級的 PicoBlaze 實現。 ` `常見的版本有 KCPSM3 和 KCPSM6。其中 KCPSM6 支持 7 系列的 Xilinx FPGA。PicoBlaze 非常小，只有一個 VHDL/Verilog 文件，KCPSM6 在 FPGA 中只需要 26 塊邏輯單元 Slice，每 個指令都可以再 2 個時鐘周期內完成，在 Spartan-6 中可以達到 105MHz 時鐘頻率（-2 速度 等級），在 Kintex-7（-3 速度等級）中能到達 238MHz。 ### 1.2 接口說明 ` `Kcpsm6 外部信號很少，常用的就是 in_port 和 out_port。地址線和 bram_enable 以及 instruction 信號與 FPGA rom 相連，總的框架如下，以 KCPSM6 為例：  ### 1.3 KCPSM6 的架構 ` `具體架構如下，它能提供兩個寄存器 Bank，每個 Bank 有 16 個寄存器。  ## 二、內部指令集 講解 ` `通常使用匯編語言寫 PicoBlaze 程序，以 KCPSM6 為例，我們基于它的指令集可以很方 便實現一些簡單的程序，指令集如下（具體指令在附錄）： ` `具體介紹下主要的輸入輸出端口的操作指令： ` `Input sx,sy; 將 inport 的數據傳入 sx，sy 輸出到 port_id ` `Output sx,sy; 將 sx 的數據傳出至 out_port，sy 輸出到 port_id  ## 三、操作指引 ### 3.1 概述 ` `Xilinx 提供了相應的匯編器，可以生成帶指令數據的 ROM 的 VHDL/Verilog 代碼，也可 以生成 HEX 文件供動態加載到 RAM。 ` `下面介紹開發流程，我們以一個簡單的LED閃爍為例。 ` `首先，我們去 Xilinx 官網下載所需的 KCPSM6 的相關文件以及輔助程序。下載地址： http://www.xilinx.com/ipcenter/processor_central/picoblaze/member/ 本文基于 zynq7020 進行試驗，所以只需要下載 PicoBlaze for UltraScale, 7-series, 6-series FPGAs 即可。下載后解壓出來，會有很多實例，JTAG_Loader 以及 kcpsm6.exe 匯 編器等。 ### 3.2 生成微核 ` `先在文本中編輯好一個匯編程序，保存后把后綴名改為.psm，然后寫一個簡單的代碼， 將輸入直接輸出，如下圖（.psm 代碼）： ``` ;平臺為zynq7系列，實現的功能是控制led燈，讓其 ;500mss翻轉一次,系統時鐘為50MHz constant led_port,01 ;定義led_port為常量01 constant led_on,00000010'b ; constant led_off,00000000'b ; start: load sF, led_on; output sF,led_port ;led亮 CALL delay_500ms ;延時 load sF, led_off; output sF,led_port ;led滅 CALL delay_500ms ;延時 jump start ;跳轉的開始 ; 500ms is 2,500,000 x 100ns (10,000,000 = 989680 hex) ; delay_500ms: LOAD s2, 26 LOAD s1, 25 LOAD s0, a0 JUMP software_delay software_delay: LOAD s0, s0 ;pad loop to make it 10 clock cycles (5 instructions),50MHz SUB s0, 1'd SUBCY s1, 0'd SUBCY s2, 0'd JUMP NZ, software_delay RETURN ``` ` `然后新建一個文件夾包含以下文件（如果缺少 ROM_form.v，是無法生成想要的文件的）， ROM_form.v使用下載文件中verilog文件夾下的， 將其拷貝就可。  ` `雙擊 kcpsm6.exe   ` `回車，注意ROM_form.v一定要使用上問題到的那個， 不然不會生成.v文件。   ### 3.3 建立工程 ` `Kcpsm6 外部信號很少，常用的就是 in_port 和 out_port。地址線和 bram_enable 以及 instruction 信號與 FPGA rom 相連，在不使用中斷和休眠信號的情況下將 interrupt 和 sleep 拉低即可。Clk 連接在 FPGA 外部輸入的時鐘引腳上，我們這里是 50MHz。本文使用 Verilog 語言實現硬件邏輯。 ` `編寫的頂層文件如下: ``` `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2020/01/11 17:46:19 // Design Name: // Module Name: top // Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: // // Revision: // Revision 0.01 - File Created // Additional Comments: // ////////////////////////////////////////////////////////////////////////////////// module top( input clk, output reg led ); wire [11:0] address ; wire [17:0] instruction ; wire bram_enable ; reg [7:0] in_port ; wire [7:0] out_port ; wire [7:0] port_id ; wire write_strobe ; wire k_write_strobe ; wire read_strobe ; wire interrupt_ack ; reg reset; reg [31:0]cnt; wire pcreset; always@(posedge clk) begin if(cnt<=32'd5000)reset <= 1'b1; else if(cnt<=32'd10000)reset <= 1'b0; else reset <= 1'b1; if(cnt>=32'd10001)cnt <= 32'd10001; else cnt<=cnt + 1; end always@(posedge clk) begin if(!reset)begin led <= 1'b0; end else begin if(write_strobe)begin if(port_id==8'h01)begin led <= out_port[1]; end end end end (*dont_touch = "true"*)kcpsm6 #( .interrupt_vector(12'h3ff), .hwbuild(8'h00), .scratch_pad_memory_size(64)) processor( .address (address ), .instruction (instruction ), .bram_enable (bram_enable ), .in_port (in_port ), .out_port (out_port ), .port_id (port_id ), .write_strobe (write_strobe ), .k_write_strobe (k_write_strobe ), .read_strobe (read_strobe ), .interrupt (1'b0 ), .interrupt_ack (interrupt_ack ), .sleep (1'b0 ), .reset (pcreset ), .clk (clk ) ) ; led_water #( .C_JTAG_LOADER_ENABLE(0), .C_FAMILY("7S"), .C_RAM_SIZE_KWORDS(1)) program_rom( .address (address), .instruction (instruction), .enable (bram_enable), .clk (clk), .rdl (pcreset) ); endmodule ``` ` `在例化模塊時要根據自己的FPGA芯片，來使用不同的參數。 ` `如圖為 ROM_form.v 中對參數的介紹。  ## 四、綜合燒錄 ` `最后添加對應的引腳約束，編譯成功后生成 top.bit，就按正常的燒寫步驟把 bit 文件 燒錄到板上即可。