
可以看到PL端的中斷,通過SPI連接到GIC上,在雙核模式下使用PL端的中斷時,需要對中斷進行綁定。
# 搭建硬件系統
為了快速上手,在搭建硬件系統時,設計一個定時器模塊,該模塊完成的功能就是每隔1s和2s向ZYNQ核提供一個PL端的中斷。
timer模塊是產生PL端中斷的模塊,該模塊是自行使用Vivado封裝的一個模塊,對應代碼如下:

```verilog
module timer(
input wire clk ,
input wire rst_n ,
output wire pl_intr_0 ,
output wire pl_intr_1
);
//==========================================
//parameter define
//==========================================
parameter ONE_SEC = 50000000;
parameter TWO_SEC = ONE_SEC << 1;
parameter ONE_US = 500;
//==========================================
//internal signals
//==========================================
reg [31:0] cnt_1s ;
wire add_cnt_1s ;
wire end_cnt_1s ;
reg [31:0] cnt_2s ;
wire add_cnt_2s ;
wire end_cnt_2s ;
reg pl_intr_1_r ;
reg pl_intr_0_r ;
assign pl_intr_0 = pl_intr_0_r;
assign pl_intr_1 = pl_intr_1_r;
//----------------cnt_1s------------------
always @(posedge clk or negedge rst_n) begin
if (rst_n == 1'b0) begin
cnt_1s <= 'd0;
end
else if (add_cnt_1s) begin
if(end_cnt_1s)
cnt_1s <= 'd0;
else
cnt_1s <= cnt_1s + 1'b1;
end
else begin
cnt_1s <= 'd0;
end
end
assign add_cnt_1s = 1;
assign end_cnt_1s = add_cnt_1s && cnt_1s == (ONE_SEC - 1);
//----------------cnt_2s------------------
always @(posedge clk or negedge rst_n) begin
if (rst_n == 1'b0) begin
cnt_2s <= 'd0;
end
else if (add_cnt_2s) begin
if(end_cnt_2s)
cnt_2s <= 'd0;
else
cnt_2s <= cnt_2s + 1'b1;
end
else begin
cnt_2s <= 'd0;
end
end
assign add_cnt_2s = 1;
assign end_cnt_2s = add_cnt_2s && cnt_2s == (TWO_SEC - 1);
//----------------pl_intr_0_r------------------
always @(posedge clk or negedge rst_n) begin
if (rst_n==1'b0) begin
pl_intr_0_r <= 1'b0;
end
else if (cnt_1s == (ONE_SEC - ONE_US - 1)) begin
pl_intr_0_r <= 1'b1;
end
else if (end_cnt_1s) begin
pl_intr_0_r <= 1'b0;
end
end
//----------------pl_intr_1_r------------------
always @(posedge clk or negedge rst_n) begin
if (rst_n==1'b0) begin
pl_intr_1_r <= 1'b0;
end
else if (cnt_2s == (TWO_SEC - ONE_US - 1)) begin
pl_intr_1_r <= 1'b1;
end
else if (end_cnt_2s) begin
pl_intr_1_r <= 1'b0;
end
end
endmodule
```
# 硬中斷初始化流程
| 步驟 | 函數 |
|---|---|
|初始化異常處理系統|Xil\_ExceptionInit()|
|初始化中斷控制器|XScuGic_LookupConfig(),XScuGic_CfgInitialize()|
|注冊異常回調函數|Xil\_ExceptionRegisterHandler()|
|將中斷控制器與對應的中斷ID相連接|XScuGic\_Connect()|
|設置中斷類型和優先級|XScuGic\_SetPriTrigTypeByDistAddr()|
|硬中斷映射到對應的CPU|XScuGic\_InterruptMaptoCpu()|
|使能中斷控制器|XScuGic\_Enable()|
|使能異常處理系統|Xil\_ExceptionEnable()|
程序設計
??程序設計十分簡單,只需要在CPU0和CPU1接收到來自PL端的對應的中斷時,就讓其打印一下信息就行了。
CPU0應用程序
??在設置硬中斷時,需要設置中斷的類型和優先級,使用到的函數是XScuGic_SetPriTrigTypeByDistAddr(DIST_BASE_ADDR, CPU0_HW_INT_ID, 0x20, 0x03);
其中第一個參數是,中斷設置的基地址,ZYNQ的中斷設置都有一個基地址,對各個中斷號的中斷的響應,可以通過中斷號來進行偏移,除此之外還需要設置中斷的優先級,中斷的優先級是以8為遞增的,也就是中斷的優先級有0x00,0x08,0x10,0x18等等,優先級最低的是0xF8;中斷的類型根據中斷的類型不同可以設置為不同類型的中斷,其中私有中斷(PPI)默認為上升沿觸發,軟中斷(SFI),共享中斷(SPI)可以設置為電平中斷和邊沿中斷。
```c
#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"
#include "xparameters.h"
#include "xscugic.h"
#include "sleep.h"
// OCM
#define OCM3_ADDR 0xFFFF0000
#define GIC_DEV_ID XPAR_PS7_SCUGIC_0_DEVICE_ID
#define DIST_BASE_ADDR XPAR_PS7_SCUGIC_0_DIST_BASEADDR
//software interrupt ID is 0x00~0x0F
#define CPU0_SW_INT_ID 0x0D //CPU0的軟中斷ID,用于中斷CPU0
#define CPU1_SW_INT_ID 0x0E //CPU1的軟中斷ID,用于中斷CPU1
//PL 到 arm的中斷
#define CPU0_HW_INT_ID 61 //CPU0的硬中斷,1S計數器中斷
#define CPU1_HW_INT_ID 62 //CPU1的硬中斷,2S計數器中斷
static XScuGic gicInst;
static XScuGic_Config * gicCfg_Ptr;
void hwIntrHandler(void * CallBackRef)
{
printf("CPU0 is interrupted by HW\n");
}
int initGic()
{
int status;
//1. 初始化異常處理系統
Xil_ExceptionInit();
//2. 初始化中斷控制器
gicCfg_Ptr = XScuGic_LookupConfig(GIC_DEV_ID);
status = XScuGic_CfgInitialize(&gicInst, gicCfg_Ptr, gicCfg_Ptr->CpuBaseAddress);
if(status != XST_SUCCESS)
{
printf("initialize GIC failed\n");
return XST_FAILURE;
}
//3. 注冊異常回調函數
Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT, (Xil_ExceptionHandler)XScuGic_InterruptHandler, &gicInst);
//4. 連接GIC對應的硬中斷ID
status = XScuGic_Connect(&gicInst, CPU0_HW_INT_ID, (Xil_InterruptHandler)hwIntrHandler, &gicInst);
if(status != XST_SUCCESS)
{
printf("Connect GIC failed\n");
return XST_FAILURE;
}
XScuGic_SetPriTrigTypeByDistAddr(DIST_BASE_ADDR, CPU0_HW_INT_ID, 0x20, 0x03);
//6. 將硬中斷綁定到CPU0
XScuGic_InterruptMaptoCpu(&gicInst, 0x00, CPU0_HW_INT_ID);
//7. 使能硬中斷
XScuGic_Enable(&gicInst, CPU0_HW_INT_ID);
//8. 使能異常處理系統
Xil_ExceptionEnable();
return status;
}
int main()
{
//初始化中斷控制器
int status;
status = initGic();
if(status != XST_SUCCESS)
{
printf("initialize GIC failed\n");
return XST_FAILURE;
}
while(1)
{
}
return 0;
}
```
## CPU1應用程序
```c
#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"
#include "xparameters.h"
#include "xscugic.h"
#include "sleep.h"
// on chip memory3 address
#define OCM3_ADDR 0xFFFF0000
#define GIC_DEV_ID XPAR_PS7_SCUGIC_0_DEVICE_ID
#define DIST_BASE_ADDR XPAR_PS7_SCUGIC_0_DIST_BASEADDR
//software interrupt ID is 0x00~0x0F
#define CPU0_SW_INT_ID 0x0D //CPU0的軟中斷ID,用于中斷CPU0
#define CPU1_SW_INT_ID 0x0E //CPU1的軟中斷ID,用于中斷CPU1
#define CPU0_HW_INT_ID 61 //CPU0的硬中斷,1S計數器中斷
#define CPU1_HW_INT_ID 62 //CPU1的硬中斷,2S計數器中斷
static XScuGic gicInst;
static XScuGic_Config * gicCfg_Ptr;
void hwIntrHandler(void * CallBackRef)
{
usleep(1000);
printf("CPU1 is interrupted by HW\n");
}
int initGic()
{
int status;
//1. 初始化異常處理系統
Xil_ExceptionInit();
//2. 初始化中斷控制器
gicCfg_Ptr = XScuGic_LookupConfig(GIC_DEV_ID);
status = XScuGic_CfgInitialize(&gicInst, gicCfg_Ptr, gicCfg_Ptr->CpuBaseAddress);
if(status != XST_SUCCESS)
{
printf("initialize GIC failed\n");
return XST_FAILURE;
}
//3. 注冊異常回調函數,中斷類型的異常
Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT, (Xil_ExceptionHandler)XScuGic_InterruptHandler, &gicInst);
//4. 連接GIC對應的硬中斷ID
status = XScuGic_Connect(&gicInst, CPU1_HW_INT_ID, (Xil_InterruptHandler)hwIntrHandler, &gicInst);
if(status != XST_SUCCESS)
{
printf("Connect GIC failed\n");
return XST_FAILURE;
}
//5. 設置硬中斷優先級和中斷類型
XScuGic_SetPriTrigTypeByDistAddr(DIST_BASE_ADDR, CPU1_HW_INT_ID, 0x20, 0x03);
//6. 將硬中斷綁定到CPU0(雙使用雙核時,需要對硬中斷進行一次映射)
XScuGic_InterruptMaptoCpu(&gicInst, 0x01, CPU1_HW_INT_ID);
//7. 使能硬中斷
XScuGic_Enable(&gicInst, CPU1_HW_INT_ID);
//8. 使能異常處理系統
Xil_ExceptionEnable();
return status;
}
int main()
{
//初始化中斷控制器
int status;
status = initGic();
if(status != XST_SUCCESS)
{
printf("initialize GIC failed\n");
return XST_FAILURE;
}
while(1)
{
}
return 0;
}
```
- 序
- 第1章 Linux下開發FPGA
- 1.1 Linux下安裝diamond
- 1.2 使用輕量級linux仿真工具iverilog
- 1.3 使用linux shell來讀寫串口
- 1.4 嵌入式上的linux
- 設備數教程
- linux C 標準庫文檔
- linux 網絡編程
- 開機啟動流程
- 1.5 linux上實現與樹莓派,FPGA等通信的串口腳本
- 第2章 Intel FPGA的使用
- 2.1 特別注意
- 2.2 高級應用開發流程
- 2.2.1 生成二進制bit流rbf
- 2.2.2 制作Preloader Image
- 2.2.2.1 生成BSP文件
- 2.2.2.2 編譯preloader和uboot
- 2.2.2.3 更新SD的preloader和uboot
- 2.3 HPS使用
- 2.3.1 通過JTAG下載代碼
- 2.3.2 HPS軟件部分開發
- 2.3 quartus中IP核的使用
- 2.3.1 Intel中RS232串口IP的使用
- 2.4 一些問題的解決方法
- 2.4.1 關于引腳的復用的綜合出錯
- 第3章 關于C/C++的一些語法
- 3.1 C中數組作為形參不傳長度
- 3.2 匯編中JUMP和CALL的區別
- 3.3 c++中map的使用
- 3.4 鏈表的一些應用
- 3.5 vector的使用
- 3.6 使用C實現一個簡單的FIFO
- 3.6.1 循環隊列
- 3.7 C語言不定長參數
- 3.8 AD采樣計算同頻信號的相位差
- 3.9 使用C實現棧
- 3.10 增量式PID
- 第4章 Xilinx的FPGA使用
- 4.1 Alinx使用中的一些問題及解決方法
- 4.1.1 在Genarate Bitstream時提示沒有name.tcl
- 4.1.2 利用verilog求位寬
- 4.1.3 vivado中AXI寫DDR說明
- 4.1.4 zynq中AXI GPIO中斷問題
- 4.1.5 關于時序約束
- 4.1.6 zynq的PS端利用串口接收電腦的數據
- 4.1.7 SDK啟動出錯的解決方法
- 4.1.8 讓工具綜合是不優化某一模塊的方法
- 4.1.9 固化程序(雙核)
- 4.1.10 分配引腳時的問題
- 4.1.11 vivado仿真時相對文件路徑的問題
- 4.2 GCC使用Attribute分配空間給變量
- 4.3 關于Zynq的DDR寫入byte和word的方法
- 4.4 常用模塊
- 4.4.1 I2S接收串轉并
- 4.5 時鐘約束
- 4.5.1 時鐘約束
- 4.6 VIVADO使用
- 4.6.1 使用vivado進行仿真
- 4.7 關于PicoBlaze軟核的使用
- 4.8 vivado一些IP的使用
- 4.8.1 float-point浮點單元的使用
- 4.10 zynq的雙核中斷
- 第5章 FPGA的那些好用的工具
- 5.1 iverilog
- 5.2 Arduino串口繪圖器工具
- 5.3 LabVIEW
- 5.4 FPGA開發實用小工具
- 5.5 Linux下繪制時序圖軟件
- 5.6 verilog和VHDL相互轉換工具
- 5.7 linux下搭建輕量易用的verilog仿真環境
- 5.8 VCS仿真verilog并查看波形
- 5.9 Verilog開源的綜合工具-Yosys
- 5.10 sublim text3編輯器配置verilog編輯環境
- 5.11 在線工具
- 真值表 -> 邏輯表達式
- 5.12 Modelsim使用命令仿真
- 5.13 使用TCL實現的個人仿真腳本
- 5.14 在cygwin下使用命令行下載arduino代碼到開發板
- 5.15 STM32開發
- 5.15.1 安裝Atollic TrueSTUDIO for STM32
- 5.15.2 LED閃爍吧
- 5.15.3 模擬U盤
- 第6章 底層實現
- 6.1 硬件實現加法的流程
- 6.2 硬件實現乘法器
- 6.3 UART實現
- 6.3.1 通用串口發送模塊
- 6.4 二進制數轉BCD碼
- 6.5 基本開源資源
- 6.5.1 深度資源
- 6.5.2 FreeCore資源集合
- 第7章 常用模塊
- 7.1 溫濕度傳感器DHT11的verilog驅動
- 7.2 DAC7631驅動(verilog)
- 7.3 按鍵消抖
- 7.4 小腳丫數碼管顯示
- 7.5 verilog實現任意人數表決器
- 7.6 基本模塊head.v
- 7.7 四相八拍步進電機驅動
- 7.8 單片機部分
- 7.8.1 I2C OLED驅動
- 第8章 verilog 掃盲區
- 8.1 時序電路中數據的讀寫
- 8.2 從RTL角度來看verilog中=和<=的區別
- 8.3 case和casez的區別
- 8.4 關于參數的傳遞與讀取(paramter)
- 8.5 關于符號優先級
- 第9章 verilog中的一些語法使用
- 9.1 可綜合的repeat
- 第10章 system verilog
- 10.1 簡介
- 10.2 推薦demo學習網址
- 10.3 VCS在linux上環境的搭建
- 10.4 deepin15.11(linux)下搭建system verilog的vcs仿真環境
- 10.5 linux上使用vcs寫的腳本仿真管理
- 10.6 system verilog基本語法
- 10.6.1 數據類型
- 10.6.2 枚舉與字符串
- 第11章 tcl/tk的使用
- 11.1 使用Tcl/Tk
- 11.2 tcl基本語法教程
- 11.3 Tk的基本語法
- 11.3.1 建立按鈕
- 11.3.2 復選框
- 11.3.3 單選框
- 11.3.4 標簽
- 11.3.5 建立信息
- 11.3.6 建立輸入框
- 11.3.7 旋轉框
- 11.3.8 框架
- 11.3.9 標簽框架
- 11.3.10 將窗口小部件分配到框架/標簽框架
- 11.3.11 建立新的上層窗口
- 11.3.12 建立菜單
- 11.3.13 上層窗口建立菜單
- 11.3.14 建立滾動條
- 11.4 窗口管理器
- 11.5 一些學習的腳本
- 11.6 一些常用的操作語法實現
- 11.6.1 刪除同一后綴的文件
- 11.7 在Lattice的Diamond中使用tcl
- 第12章 FPGA的重要知識
- 12.1 面積與速度的平衡與互換
- 12.2 硬件原則
- 12.3 系統原則
- 12.4 同步設計原則
- 12.5 乒乓操作
- 12.6 串并轉換設計技巧
- 12.7 流水線操作設計思想
- 12.8 數據接口的同步方法
- 第13章 小項目
- 13.1 數字濾波器
- 13.2 FIFO
- 13.3 一個精簡的CPU( mini-mcu )
- 13.3.1 基本功能實現
- 13.3.2 中斷添加
- 13.3.3 使用中斷實現流水燈(實際硬件驗證)
- 13.3.4 綜合一點的應用示例
- 13.4.5 使用flex開發匯編編譯器
- 13.4.5 linux--Flex and Bison
- 13.4 有符號數轉單精度浮點數
- 13.5 串口調試FPGA模板