**異步電路的邏輯核心是用組合邏輯電路實現**，比如異步的FIFO/RAM讀寫信號，地址譯碼等電路。電路的主要信號、輸出信號等并不依賴于任何一個時鐘性信號，不是由時鐘信號驅動FF產生的。異步時序電路的最大缺點是**容易產生毛刺**，在布局布線后仿真和用邏輯分析儀觀測實際信號時，這種毛刺尤其明顯。</br> 同步時序電路的核心邏輯用各種各樣的觸發器實現，電路的主要信號、輸出信號都是由某個時鐘沿驅動觸發器產生出來的。**同步時序電路可以很好的避免毛刺**，布局布線后仿真，和用邏輯分析儀采樣實際工作信號都沒有毛刺。