# 簡介 使用FPGA多年了，很多模塊我都希望在調試的時候可以通過串口實現交互，方便控制參數和查看一些值，盡管可以使用JTAG實現這些要求，但是我有一款FPGA是沒有預留jita的。 此外，由于硬件實現串口，會受到系統時鐘不一樣的影響，使得我們使用串口時沒有一個通用的模塊，在這里得到了解決。 # 主要特性 * 通用串口模塊，波特率可更改 * 簡單易用 * 配有支持LLCOM串口助手的lua腳本示例 * 支持Linux環境下或者cygwin環境下指令操作串口，源碼工程存在 # PC-->FPGA指令設計 | 指令頭\[一個字節\] | 指令編號\[一個字節\] | 指令數據段\[4個字節\] | 指令尾\[一個字節\] | | :-: | :-: | :-: | :-: | | 0xAA | 0-255 | \-- | 0x55 | # lua腳本示例  # cpp控制示例  # 源文件地址 [項目文件地址](https://gitee.com/yuan_hp/verilog-demo/tree/master/%E7%AE%80%E5%8D%95%E9%A1%B9%E7%9B%AE/%E4%B8%B2%E5%8F%A3%E8%B0%83%E8%AF%95FPGA%E6%A8%A1%E6%9D%BF)