[TOC]
# 環境說明
` `這里配置的是vcs2016環境,它的運行需要使用gcc-4.8和g++-4.8,注意gcc,g++必須是這兩個版本!
# gcc環境準備
## 關于deepin gcc環境的說明
` `deepin15.11默認的gcc版本是gcc-6,并且再起倉庫不能通過命令`sudo apt-get install gcc-4.8 g++-4.8直接安裝`,因此我們首先需要使用其他方法來安裝這個版本的gcc和g++到電腦。
## deepin安裝gcc-4.8/g++-4.8的最快方法
` `經過幾番摸索,我們通過更換deepin軟件源的方式來安裝gcc是最快的。
* [ ] 我們選用清華的軟件源,其地址為`https://mirrors.tuna.tsinghua.edu.cn/deepin panda main contrib non-free`,使用命令
```
sudo dedit /etc/apt/sources.list
```
來更換deepin的默認軟件源。
```
## Generated by deepin-installer
#deb [by-hash=force] http://packages.deepin.com/deepin lion main contrib non-free
#deb-src http://packages.deepin.com/deepin lion main contrib non-free
# 清華軟件源
deb [by-hash=force] https://mirrors.tuna.tsinghua.edu.cn/deepin panda main contrib non-free
# deb-src https://mirrors.tuna.tsinghua.edu.cn/debian/ buster main contrib non-free
```
* [ ] 使用`sudo apt-get update `來更新倉庫,大概只需要幾分鐘時間。
* [ ] 使用命令安裝gcc和g++,執行`sudo apt-get install gcc-4.8 g++-4.8`即可。
` `不出意外的話我們電腦里已經安裝了這兩個版本的gcc和g++,即存在4.8和6兩個版本,但是我們的環境中使用`gcc --version`看到版本依舊是6的版本。
## 解決gcc多版本切換問題
` `通過命令`ls /usr/bin/gcc*`可以查看電腦里面存在的gcc版本,g++查看同理。

` `將某個版本加入gcc候選中,最后的數字是優先級,我自己是直接設為50(測試沒有問題),這里我將gcc4.8和6以及g++-4.和6加入候選項。
指令如下:
```
sudo update-alternatives --install /usr/bin/gcc gcc /usr/bin/gcc-6 50
sudo update-alternatives --install /usr/bin/gcc gcc /usr/bin/gcc-4.8 50
sudo update-alternatives --install /usr/bin/g++ g++ /usr/bin/g++-6 50
sudo update-alternatives --install /usr/bin/g++ g++ /usr/bin/g++-4.8 50
```
` `同樣的我們也將原來系統中的gcc和g++的優先級改成50,這樣我們就能在選擇完當前使用版本之后不會恢復默認優先級的版本。
` `完成上面的操作之后,我們就可以通過下面的指令來選擇不同的gcc和g++的版本了
* [ ] 選擇gcc版本
```
sudo update-alternatives --config gcc
```

輸入對應版本的編號就能切換了,g++切換同理,指令為
```
sudo update-alternatives --config g++
```
**特別說明:當切換使用了其他版本的gcc時,請務必保持g++的版本和gcc版本的一致性,否則用cmake配置出來的項目遇到c++代碼還是會用之前版本的gcc。**
# 安裝vcs環境
-> [請用于學習用途](http://www.hmoore.net/dlover/fpga/1739374) <-
# System verilog簡單測試
` `我的電腦為64位的,因此下面都是在64位下的操作。
step1:建立sv文件夾,并進入
```
mkdir sv
cd sv
```
step2:建立hello.sv測試文件
hello.sv的文件內容為:
```
module hello;
//定義數組
int md[2][3] = '{'{5,6,7},'{2,5,9} } ;
initial begin
$display("hello,system verilog!");
foreach (md[i,j])
$display("md[%0d][%0d]=%0d",i,j,md[i][j]);
end
endmodule
```
step3:使用vcs編譯仿hello.sv文件
```
vcs -full64 -LDFLAGS -Wl,-no-as-needed -V -R -sverilog hello.sv
```
` `如果順利,會有以下結果。
```
Chronologic VCS simulator copyright 1991-2016
Contains Synopsys proprietary information.
Compiler version L-2016.06_Full64; Runtime version L-2016.06_Full64; May 29 23:10 2020
VCS Build Date = May 24 2016 20:38:43
Start run at May 29 23:10 2020
hello,system verilog!
md[0][0]=5
md[0][1]=6
md[0][2]=7
md[1][0]=2
md[1][1]=5
md[1][2]=9
V C S S i m u l a t i o n R e p o r t
Time: 0
CPU Time: 0.450 seconds; Data structure size: 0.0Mb
Fri May 29 23:10:46 2020
CPU time: .692 seconds in simulation
```

# 測試項目下載
` `測試環境的代碼放到了碼云上,這樣到時候換電腦,配置環境可以節約時間。
[sv測試工程](https://gitee.com/yuan_hp/sv.git)
- 序
- 第1章 Linux下開發FPGA
- 1.1 Linux下安裝diamond
- 1.2 使用輕量級linux仿真工具iverilog
- 1.3 使用linux shell來讀寫串口
- 1.4 嵌入式上的linux
- 設備數教程
- linux C 標準庫文檔
- linux 網絡編程
- 開機啟動流程
- 1.5 linux上實現與樹莓派,FPGA等通信的串口腳本
- 第2章 Intel FPGA的使用
- 2.1 特別注意
- 2.2 高級應用開發流程
- 2.2.1 生成二進制bit流rbf
- 2.2.2 制作Preloader Image
- 2.2.2.1 生成BSP文件
- 2.2.2.2 編譯preloader和uboot
- 2.2.2.3 更新SD的preloader和uboot
- 2.3 HPS使用
- 2.3.1 通過JTAG下載代碼
- 2.3.2 HPS軟件部分開發
- 2.3 quartus中IP核的使用
- 2.3.1 Intel中RS232串口IP的使用
- 2.4 一些問題的解決方法
- 2.4.1 關于引腳的復用的綜合出錯
- 第3章 關于C/C++的一些語法
- 3.1 C中數組作為形參不傳長度
- 3.2 匯編中JUMP和CALL的區別
- 3.3 c++中map的使用
- 3.4 鏈表的一些應用
- 3.5 vector的使用
- 3.6 使用C實現一個簡單的FIFO
- 3.6.1 循環隊列
- 3.7 C語言不定長參數
- 3.8 AD采樣計算同頻信號的相位差
- 3.9 使用C實現棧
- 3.10 增量式PID
- 第4章 Xilinx的FPGA使用
- 4.1 Alinx使用中的一些問題及解決方法
- 4.1.1 在Genarate Bitstream時提示沒有name.tcl
- 4.1.2 利用verilog求位寬
- 4.1.3 vivado中AXI寫DDR說明
- 4.1.4 zynq中AXI GPIO中斷問題
- 4.1.5 關于時序約束
- 4.1.6 zynq的PS端利用串口接收電腦的數據
- 4.1.7 SDK啟動出錯的解決方法
- 4.1.8 讓工具綜合是不優化某一模塊的方法
- 4.1.9 固化程序(雙核)
- 4.1.10 分配引腳時的問題
- 4.1.11 vivado仿真時相對文件路徑的問題
- 4.2 GCC使用Attribute分配空間給變量
- 4.3 關于Zynq的DDR寫入byte和word的方法
- 4.4 常用模塊
- 4.4.1 I2S接收串轉并
- 4.5 時鐘約束
- 4.5.1 時鐘約束
- 4.6 VIVADO使用
- 4.6.1 使用vivado進行仿真
- 4.7 關于PicoBlaze軟核的使用
- 4.8 vivado一些IP的使用
- 4.8.1 float-point浮點單元的使用
- 4.10 zynq的雙核中斷
- 第5章 FPGA的那些好用的工具
- 5.1 iverilog
- 5.2 Arduino串口繪圖器工具
- 5.3 LabVIEW
- 5.4 FPGA開發實用小工具
- 5.5 Linux下繪制時序圖軟件
- 5.6 verilog和VHDL相互轉換工具
- 5.7 linux下搭建輕量易用的verilog仿真環境
- 5.8 VCS仿真verilog并查看波形
- 5.9 Verilog開源的綜合工具-Yosys
- 5.10 sublim text3編輯器配置verilog編輯環境
- 5.11 在線工具
- 真值表 -> 邏輯表達式
- 5.12 Modelsim使用命令仿真
- 5.13 使用TCL實現的個人仿真腳本
- 5.14 在cygwin下使用命令行下載arduino代碼到開發板
- 5.15 STM32開發
- 5.15.1 安裝Atollic TrueSTUDIO for STM32
- 5.15.2 LED閃爍吧
- 5.15.3 模擬U盤
- 第6章 底層實現
- 6.1 硬件實現加法的流程
- 6.2 硬件實現乘法器
- 6.3 UART實現
- 6.3.1 通用串口發送模塊
- 6.4 二進制數轉BCD碼
- 6.5 基本開源資源
- 6.5.1 深度資源
- 6.5.2 FreeCore資源集合
- 第7章 常用模塊
- 7.1 溫濕度傳感器DHT11的verilog驅動
- 7.2 DAC7631驅動(verilog)
- 7.3 按鍵消抖
- 7.4 小腳丫數碼管顯示
- 7.5 verilog實現任意人數表決器
- 7.6 基本模塊head.v
- 7.7 四相八拍步進電機驅動
- 7.8 單片機部分
- 7.8.1 I2C OLED驅動
- 第8章 verilog 掃盲區
- 8.1 時序電路中數據的讀寫
- 8.2 從RTL角度來看verilog中=和<=的區別
- 8.3 case和casez的區別
- 8.4 關于參數的傳遞與讀取(paramter)
- 8.5 關于符號優先級
- 第9章 verilog中的一些語法使用
- 9.1 可綜合的repeat
- 第10章 system verilog
- 10.1 簡介
- 10.2 推薦demo學習網址
- 10.3 VCS在linux上環境的搭建
- 10.4 deepin15.11(linux)下搭建system verilog的vcs仿真環境
- 10.5 linux上使用vcs寫的腳本仿真管理
- 10.6 system verilog基本語法
- 10.6.1 數據類型
- 10.6.2 枚舉與字符串
- 第11章 tcl/tk的使用
- 11.1 使用Tcl/Tk
- 11.2 tcl基本語法教程
- 11.3 Tk的基本語法
- 11.3.1 建立按鈕
- 11.3.2 復選框
- 11.3.3 單選框
- 11.3.4 標簽
- 11.3.5 建立信息
- 11.3.6 建立輸入框
- 11.3.7 旋轉框
- 11.3.8 框架
- 11.3.9 標簽框架
- 11.3.10 將窗口小部件分配到框架/標簽框架
- 11.3.11 建立新的上層窗口
- 11.3.12 建立菜單
- 11.3.13 上層窗口建立菜單
- 11.3.14 建立滾動條
- 11.4 窗口管理器
- 11.5 一些學習的腳本
- 11.6 一些常用的操作語法實現
- 11.6.1 刪除同一后綴的文件
- 11.7 在Lattice的Diamond中使用tcl
- 第12章 FPGA的重要知識
- 12.1 面積與速度的平衡與互換
- 12.2 硬件原則
- 12.3 系統原則
- 12.4 同步設計原則
- 12.5 乒乓操作
- 12.6 串并轉換設計技巧
- 12.7 流水線操作設計思想
- 12.8 數據接口的同步方法
- 第13章 小項目
- 13.1 數字濾波器
- 13.2 FIFO
- 13.3 一個精簡的CPU( mini-mcu )
- 13.3.1 基本功能實現
- 13.3.2 中斷添加
- 13.3.3 使用中斷實現流水燈(實際硬件驗證)
- 13.3.4 綜合一點的應用示例
- 13.4.5 使用flex開發匯編編譯器
- 13.4.5 linux--Flex and Bison
- 13.4 有符號數轉單精度浮點數
- 13.5 串口調試FPGA模板