## 說明 在使用vivado進行功能仿真時，經常使用如**$readmemh**的方式讀取文件中的數據到寄存器，為了方便項目工程路徑發生改變后依舊能直接進行仿真，會考慮使用相對路徑的方式來實現數據文件的加載，但是直接在testbeach文件中寫相對于testbeach文件的相對路徑，仿真時找不到文件路徑。 ## 原因 這是因為vivado在進行仿真時，我們寫的仿真文件基本都放在了項目工程的**fft_sim.srcs** 下，而仿真時所有文件都會拷貝到項目工程的**fft_sim.sim** 下或者棋子目錄下，因此使用相對路徑時需要根據實際情況。如果數據文件和我們仿真的testbech文件在同一目錄下，我們使用相對路徑的方法如下： ```verilog `timescale 1ns / 1ps module tb; parameter DATA_WIDTH = 16; integer i ; //read fft input data to reg reg [DATA_WIDTH - 1 : 0] mem_re[0:4] ; initial begin $readmemh("../../../../fft_sim.srcs/sim_1/new/src.txt",mem_re); for(i=0;i<5 ;i = i +1 ) $display("%h",mem_re[i]); end endmodule ```